西門子與英偉達(dá)近日宣布在芯片驗證領(lǐng)域取得重大進(jìn)展，雙方利用西門子的Veloce? proFPGA CS硬件輔助驗證系統(tǒng)與英偉達(dá)性能優(yōu)化的芯片架構(gòu)，在數(shù)日內(nèi)完成了數(shù)萬億次前硅（pre-silicon）設(shè)計周期的捕獲與驗證。

此次合作是兩家公司長期戰(zhàn)略伙伴關(guān)系的一部分。通過結(jié)合西門子Veloce proFPGA CS可擴(kuò)展且高性能的硬件架構(gòu)與英偉達(dá)的芯片設(shè)計，雙方實現(xiàn)了此前被認(rèn)為難以達(dá)成的目標(biāo)——在短短幾天內(nèi)完成數(shù)十萬億周期的驗證工作。該能力顯著提升了人工智能/機(jī)器學(xué)習(xí)（AI/ML）系統(tǒng)級芯片（SoC）開發(fā)的速度與可靠性，使英偉達(dá)團(tuán)隊能夠在首版芯片制造前運行大規(guī)模工作負(fù)載并優(yōu)化設(shè)計。

西門子數(shù)字工業(yè)軟件硬件輔助驗證業(yè)務(wù)高級副總裁兼總經(jīng)理Jean-Marie Brunet表示：“英偉達(dá)與西門子在多個領(lǐng)域開展合作，最近重點推進(jìn)硬件輔助驗證方法，特別是基于現(xiàn)場可編程門陣列（Field-programmable gate array, FPGA）的原型驗證，以應(yīng)對高度復(fù)雜的AI/ML SoC所帶來的驗證與確認(rèn)挑戰(zhàn)。Veloce proFPGA CS通過高度靈活且可擴(kuò)展的硬件架構(gòu)，配合先進(jìn)易用的實現(xiàn)與調(diào)試軟件流程，為客戶在單FPGA IP驗證及數(shù)十億門級芯粒（chiplet）設(shè)計中提供最優(yōu)解決方案?！?/p>

英偉達(dá)硬件工程副總裁Narendra Konda指出：“隨著AI與計算架構(gòu)日益復(fù)雜，半導(dǎo)體團(tuán)隊需要高性能驗證方案來驗證大規(guī)模工作負(fù)載并加快產(chǎn)品上市時間。將英偉達(dá)性能優(yōu)化的芯片架構(gòu)與西門子Veloce proFPGA CS集成，使設(shè)計人員能在數(shù)日內(nèi)捕獲數(shù)萬億周期，為下一代AI系統(tǒng)提供所需的驗證規(guī)模與可靠性保障?！?/p>

基于FPGA的原型驗證系統(tǒng)運行速度快，可在遠(yuǎn)短于傳統(tǒng)仿真或仿真加速（emulation）的時間內(nèi)執(zhí)行前硅驗證任務(wù)。然而，當(dāng)前AI/ML芯片設(shè)計對驗證提出了更高要求，既源于芯片本身的復(fù)雜性，也來自配套軟件的復(fù)雜度。為滿足行業(yè)對上市時間與可靠性的嚴(yán)苛要求，短時間內(nèi)運行數(shù)萬億設(shè)計周期的能力已成為關(guān)鍵。傳統(tǒng)驗證工具如仿真和仿真加速通常僅能處理數(shù)百萬至最多數(shù)十億周期，難以滿足當(dāng)前需求。