據(jù)外媒報(bào)道，Cadence Design Systems宣布與臺(tái)積電合作，使用臺(tái)積電（TSMC）N16工藝上的79GHz毫米波設(shè)計(jì)參考流程優(yōu)化Cadence? Virtuoso?平臺(tái)。憑借Cadence的這一最新進(jìn)展和臺(tái)積電的長(zhǎng)期合作，客戶現(xiàn)在可以使用N16工藝的完整79GHz毫米波設(shè)計(jì)參考流程，以開(kāi)發(fā)優(yōu)化的、高度可靠的下一代RFIC設(shè)計(jì)，從而用于雷達(dá)、5G和其他移動(dòng)、汽車、醫(yī)療保健和航空航天領(lǐng)域的無(wú)線應(yīng)用。目前，客戶已經(jīng)開(kāi)始使用相應(yīng)的臺(tái)積電PDK進(jìn)行RFIC（射頻集成電路）設(shè)計(jì)。

圖片來(lái)源：Cadence

支持臺(tái)積電N16工藝技術(shù)的Cadence RFIC解決方案具有自動(dòng)化功能，可幫助客戶花費(fèi)更少的時(shí)間將關(guān)鍵射頻功能集成到設(shè)計(jì)中。該解決方案支持RF設(shè)計(jì)的所有方面，包括無(wú)源器件建模、輔助布局自動(dòng)化、塊級(jí)優(yōu)化和EM簽核仿真。

臺(tái)積電N16 79GHz毫米波設(shè)計(jì)參考流程采用高效方法，可讓工程師實(shí)現(xiàn)其性能、能效和可靠性設(shè)計(jì)目標(biāo)。客戶可憑借Cadence緊密集成的Virtuoso ADE Suite和Spectre? X Simulator with RF Option，管理拐角仿真、設(shè)計(jì)居中和識(shí)別真正的最壞情況拐角。此外，用于RF布局自動(dòng)化的Virtuoso Layout Suite包括具有設(shè)計(jì)內(nèi)設(shè)計(jì)規(guī)則檢查（DRC）功能的加速布局和布線。

此外，臺(tái)積電N16 79GHz毫米波設(shè)計(jì)參考流程支持大容量電磁（EM）模型生成，利用對(duì)RF電路至關(guān)重要的Cadence EMX? Planar 3D Solver。Virtuoso平臺(tái)與EMX Planar 3D Solver和Cadence Quantus? Parasitic Extraction緊密集成，以實(shí)現(xiàn)耦合效應(yīng)的分層提取，確保完整設(shè)計(jì)的EM寄生信號(hào)驗(yàn)收。這種緊密集成允許將S參數(shù)模型無(wú)縫反向注釋到黃金IC原理圖，或具有布局后寄生效應(yīng)的Quantus SmartView中。該流程演示了使用Virtuoso EM助手進(jìn)行EM提取，以及使用Virtuoso ADE Suite將S參數(shù)模型拼接到原理圖中以進(jìn)行仿真和驗(yàn)證。

臺(tái)積電設(shè)計(jì)基礎(chǔ)設(shè)施管理部負(fù)責(zé)人Dan Kochpatcharin表示：“通過(guò)與Cadence持續(xù)合作，我們正在為客戶提供最先進(jìn)的RF設(shè)計(jì)工具和工藝技術(shù)，以將創(chuàng)新的RFIC推向市場(chǎng)。憑借臺(tái)積電N16工藝上的79GHz毫米波設(shè)計(jì)參考流程，我們的客戶更容易將Cadence和臺(tái)積電的創(chuàng)新快速應(yīng)用到他們的IC設(shè)計(jì)中?！?/p>